[HACK] Microprocessors, pipelines and clock speeds

["Fermín J. Serna"]

Hola,

Un micro puede operar con la frecuencia de reloj máxima que le permita 
la etapa de sus segmentación que dure más tiempo requiera.

Creo que si p.e:

- Un micro segmentado en 5 etapas (el clasico MIPS)
- Etapa que mas tiempo necesita (y que limita la frecuencia del reloj) 
p.e. la ALU (5 ns <-- es un ejemplo)

Si sub-segmentas la ALU en 3 sub-etapas de p.e. 2ns, 2ns y 1 ns mas los 
registros de cada etapa etc... yo creo que el micro puede soportar una 
frecuencia mayor teoricamente ya que se ha reducido el tiempo máximo que 
necesita la etapa critica. Eso si, el tema de registros entre etapas 
,para almacenar valores intermedios, y su lógica igual puede influir.

Ademas, con esta nueva segmentación, puedes meter 2 instrucciones más en 
el pipeline para su ejecución en "paralelo".

No se como está ahora los micros de intel IA32 pero creo recordar que 
habia del orden de 70 y pico etapas.

Saludos
Fer || Zho

> alguien sabe si la velocidad maxima a la que puede operar un 
> microprocesador tiene alguna dependencia con la longitud de la pipeline?
> 
> La cuestion no es si el rendimiento va a ser mejor o peor, o cualquier 
> otro efecto de tener un procesador con una longitud de pipeline u otra, 
> simplemente la relacion con la velocidad de reloj.

-- 
Femín J. Serna @ NGSEC
http://www.ngsec.com

C\O´Donnell nº 46, 3ºB
28009 Madrid
Spain
Telf.: +34 91 435 56 27
Fax.: +34 91 577 84 45