[HACK] Microprocessors, pipelines and clock speeds

[David A. Pérez]

> La velocidad de cada etapa de la pipeline está acotada por la sobrecarga
> que introducen los registros "latch" que separan una etapa de la siguiente.
> 
> Si simplificas cada etapa de la pipeline para hacerla la más rápido
> posible, la sobrecarga que te suponen los "latch" se comerán cualquier
> beneficio, amén de quemar watios y aumentar el número de transistores.

Gracias Jesus.

Imagino que hablaras de una simplificacion maxima, porque si no no
seguirian segmentandolas, que Intel ya va por 31.

Por lo que he leido, dos de lo beneficios de hacer la pipeline mas
larga son mayor "paralelizacion" de las instrucciones, e incremento de
la velocidad de reloj. El incremento de la velocidad de reloj es un
poco una falacia puesto que al final las intrucciones tardaran el
mismo tiempo en ejecutarse, si no mas, puesto que cada etapa tarda
menos, pero hay mas etapas.

El nuevo AMD 64 tiene 12 etapas, porque Intel saco el Pentium 4 con
20, y ahora incluso las a aumentando a 31? Para vender MHz?

David A. Pérez